Berikut panduan yang harus dipatuhi saat menggunakan perangkat keluarga CMOS:
1. Penanganan yang tepat dari IC CMOS sebelum digunakan dan juga setelah dipasang pada papan PC sangat penting karena IC ini sangat rentan terhadap kerusakan akibat pelepasan muatan listrik statis. Meskipun semua IC CMOS memiliki jaringan perlindungan bawaan untuk menjaganya dari pelepasan muatan listrik statis, tindakan pencegahan harus dilakukan untuk menghindari kemungkinan seperti itu. Saat menangani chip yang tidak terpasang, perbedaan potensial harus dihindari. Merupakan praktik yang baik untuk menutupi chip dengan lapisan konduktif. Setelah chip dipasang pada papan PC, praktik yang baik adalah memasang klip konduktif atau pita konduktif pada terminal papan PC. Ingat bahwa papan PC tidak lain adalah perpanjangan dari kabel IC yang dipasang di atasnya kecuali jika terintegrasi dengan keseluruhan sistem dan ada tegangan yang tepat.
2. Semua input yang tidak digunakan harus selalu terhubung ke VSS atau VDD tergantung pada logika yang terlibat. Input mengambang dapat mengakibatkan operasi logika yang salah. Dalam kasus jenis perangkat arus tinggi seperti buffer, ini juga dapat menyebabkan disipasi daya maksimum chip terlampaui, sehingga menyebabkan kerusakan perangkat. Sebuah resistor (biasanya 220k Ohm hingga 1M Ohm) sebaiknya dihubungkan antara input dan VSS atau VDD jika ada kemungkinan terminal perangkat menjadi tidak terhubung atau terbuka untuk sementara.
3. Rentang tegangan suplai operasi yang direkomendasikan adalah 3–12 V untuk seri A (3–15 V adalah nilai maksimum) dan 3–15 V untuk seri B dan seri UB (maksimum 3–18 V). Untuk rangkaian aplikasi IC CMOS yang dioperasikan dalam mode linier pada sebagian rentang tegangan, seperti RC atau osilator kristal, disarankan VDD minimum 4 V.
4. Sinyal input harus dipertahankan dalam rentang tegangan catu daya VSS <Vi <VDD (−0,5 V <Vi <VDD + 0,5 V menjadi maksimum absolut). Jika sinyal masukan melebihi kisaran sinyal masukan yang disarankan, arus masukan harus dibatasi hingga ± 100 mA.
5. IC CMOS seperti IC TTL pull-up aktif tidak dapat dihubungkan dalam konfigurasi WIRE-OR. Paralelisasi input dan output gerbang juga direkomendasikan untuk IC dalam paket yang sama saja.
6. Mayoritas perangkat jam CMOS memiliki peringkat waktu naik dan turun maksimum biasanya 5–15 µs. Perangkat mungkin tidak berfungsi dengan baik dengan waktu naik dan turun yang lebih lama. Pembatasan, bagaimanapun, tidak berlaku untuk IC CMOS yang memiliki pemicu Schmitt bawaan di sirkuit jam.
0 komentar:
Posting Komentar